本篇文章给大家谈谈vhdl用什么软件编程好，以及vhdl开发软件对应的知识点，希望对各位有所帮助，不要忘了收藏本站喔。
本文目录一览：
VHDL***用什么编程环境来编写和编译
quartus这个软件还不错，我学习就用这个，要是能配个db2板就不错了。
常用的可编程逻辑器件的开发环境有很多种，主要有以下几种：CODESYS：这是一种常用的工业自动化控制器开发环境，可以用于可编程逻辑控制器（PLC）和工业PC等设备的开发。
基于FPGA的可编程定时器/计数器8253的设计与实现摘？？ 要：本文介绍了可编程定时器/计数器8253的基本功能，以及一种用VHDL语言设计可编程定时器/计数器8253的方法，详述了其原理和设计思想，并利用Altera公司的FPGA器件ACEX 1K予以实现。
早一点是VHDL，现在是Verilog，c语言，matlab，verilog，vhdl用的多。偶尔需要c++或者labview做上位机和硬件通信。编程语言俗称“计算机语言”，种类非常的多，总的来说可以分成机器语言、汇编语言、高级语言三大类。
VHDL（VHSIC Hardware Description Language，VHSIC是美国***的计算机集成电路研究小组名称）是一种硬件描述语言，用于设计和模拟数字电路。
VHDL仿真用什么软件好??
ModelSim是HDL语言专用的仿真软件。Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
Cadence：Cadence公司是老牌的EDA工具提供商，***用Cadence的软件、硬件和半导体IP，用户能更快速向市场交付产品。Cadence的电路仿真软件的一个小缺点是，操作较为复杂，比较适合复杂板的开发。
Multisim是基于SPICE3F5/XSPICE的电路仿真软件，类似的软件很多。而VHDL就像其名称一样，是一种硬件描述语言，类似的硬件描述语言是Verilog。只有VHDL和Verilog才能描述大规模集成电路。
VHDL语言是用来描述硬件的语言，通常用于CPLD和FPGA的硬件程序设计 VHDL语言的编译环境可由所用芯片厂商提供，如ALTERA公司的QuartusII等软件，还可由第三方综合软件来进行编译如Synplify等。
spice有很多变形，如Pspice，Hspice，等。Psice现在集成在OrCAD里面。Pspice（OrCAD）着重在电路级仿真，很多公司的元件和集成电路都有相应的Pspice model library，比较方便。
总之，工业仿真软件是一种重要的工具，它可以帮助企业更好地模拟和分析工业系统，从而提高工业系统的效率和可靠性。
请问c++和vhdl分别用什么编程工具?谢谢
1、综合工具：DC compiler 、symplify等都行啊。
2、VHDL是硬件描述语言，用来做硬件设计的；C语言是软件编程语言，用来编写软件程序的。一个是用来设计硬件系统的，一个是用来设计软件系统的，用途完全不同，不可同日而语。
3、FPGA，用硬件描述语言VHDL或Verilog语言。Cpu，用C语言。单片机，用汇编语言。
4、前者是面向硬件的，有点类似单片机。一个是面向软件的，是计算机编程。语法结构没什么大的相似。都是编程语言。如果你要制造一个定时***的定时系统，VHDL适合。如果你要写一些病毒或者其他的软件，c就比较合适。
5、汇编属底层需要。编写时间长工作量大，底层开发驱动开发。C可以适用于大部分开发。vhdl集成电路硬件描述语言，主要是应用在数字电路的设计中。他们的应用环境不同。
设计vhdl语言用哪个软件啊
1、打开Quartus II软件，点击File - New Project，创建一个新项目。在弹出的窗口中选择一个合适的工作目录，为项目命名，并选择VHDL语言。在项目目录下，右键点击工程名，选择New - VHDL file。
2、quartus这个软件还不错，我学习就用这个，要是能配个db2板就不错了。
3、可以使用MAXPLUS II软件进行编译仿真（简单易上手），不过它只能仿真本身程序的时序功能。如果想附带外接电路或者单片机的话，modelsim软件也是不错的选择。希望[_a***_]***纳。
4、VHDL是硬件描述语言，是EDA（电子设计自动化）技术中用于设计PLD(可编程逻辑器件)的设计描述工具之一。软件是指PLD的开发工具，硬件是指使用的PLD器件。根据所选用的可编程逻辑器件生产厂家的不同，PLD的开发工具也是不同的。
vhdl用什么软件编程好的介绍就聊到这里吧，感谢你花时间阅读本站内容，更多关于vhdl开发软件、vhdl用什么软件编程好的信息别忘了在本站进行查找喔。
